Contribution à l'implémentation d'architectures neuronales pour l'amélioration des performances des convertisseurs analogiques/numériques linéaires et non-linéaires

الموضوعات

علوم تطبيقية وتكنولوجية

الملخص

Les travaux de recherche présentés dans ce travail porte principalement sur la mise en œuvre de nouvelles architectures intelligentes, flexibles et moins complexes pour la conversion analogique/numérique rapide et précise. Cela répondra au besoin de l'industrie des capteurs intelligents (smart sensors) et des composants MEMS (Micro-ElectroMechanical Systems) à savoir, la digitalisation des signaux de capteurs et la réalisation d'une fonction importante de correction des non-linéarités de la caractéristique des capteurs. À cet effet les ANNs (Artificial Neural Networks) se sont bien prêtés pour la modélisation des ADCs (Analog to Digital Converter) et NADCs (Nonlinear Analog to Digital Converter). Plusieurs approches ont été utilisées (sortie codée binaire, sortie codée Gray) aboutissants à des résultats relativement satisfaisants. Par ailleurs, unecertaine stratégie a été adoptée qui consiste à prendre pour chaque sortie son propre réseau neuronal (architecture décentralisée). Les résultats de cette stratégie ont permis de déduire que chaque réseau des différentes sorties peut être inclus dans le réseau correspondant au LSB (Least Signifiant Bit). Cette architecture optimale pour les ADCs et les NADCs a été adaptée en vue d'une implémentation sur circuit analogique en réalisant un ADC neuronal à 4 bits et 8 bits. Par la suite, un NADCs à 4 bits, ainsi qu'une nouvelle architecture a été mise en œuvre pour un NADC à 6 bits en utilisant deux NADCs à 3 bits. Enfin, deux nouvelles architectures ont été implémentées sur carte FPGA (Field-Programmable Gate Array): un NADC à 6 bits ainsi qu'un NADC à 8 bits en utilisant deux NADCs à 4 bits. La conception de ces derniers était modulaire en utilisant le circuit optimal obtenu dans la modélisation neuronale. Les différentes architectures développées ont été soumises à des tests temporels, statistiques et spectraux normalisés qui ont permis d'en conclure sur les performances des nouvelles architectures proposées et réalisées en montrant la capacité de linéariser et de convertir en binaire la sortie d'une thermistance qui est prise comme exemple d'un capteur non-linéaire.

روابط وملفات

التعريف والنوع

رقم الوثيقة

fc5e36fd-24c2-4155-bf42-9ee5452b1f0d

رقم العقد

0

نوع الوسائط

Crawler

نوع المحتوى

الرسائل العلمية

صيغة المصدر

رسائل دكتوراة

نوع الملف

word

أسماء الملفات

1379598_1.docx, 1379598_2.pdf

بيانات النشر

ألقاب المؤلفين

[{"name_ar":" Mounir Bouhedda","title_ar":"اعداد","title_en":"Preparation"},{"name_ar":"مختار عطارى","title_ar":"اشراف","title_en":"Supervision"}]

اللغة

French

المصدر والدورية

اسم المصدر

Contribution à l'implémentation d'architectures neuronales pour l'amélioration des performances des convertisseurs analogiques/numériques linéaires et non-linéaires

المحتوى والصفحات

عدد الصفحات

0

ترجمة الملخص

The research tasks presented in this work relates mainly to the implementation of new less complex, rapid, flexible and precise intelligent architectures for analog to digital conversion. That will meet the need for the industry of the intelligentsensors (smart sensors) and of MEMS components (Micro-ElectroMechanical Systems) which is the digitalization of sensor's signal and providing an important function of correction of non-linearities of the sensor characteristic. For this purpose ANNs(Artificial Neural Networks) are a good candidate for modeling the ADCs (Analog to Digital Converter) and the NADCs (Nonlinear Analog to Digital Converters). Several approaches were used (binary coded output, Gray coded output) bordering with relatively satisfactory results. In addition, a certain strategy was adopted which consists in taking for each output itsown neural network (decentralized architecture). The results of this strategy made it possible to deduce that each network of the various outputs can be included in the network corresponding to the LSB (Least Significant Bit). This optimal architecture for ADCs and NADCs was adapted for an implementation of analog circuit by carrying out a neuronal 4 bits and 8 bits ADC. Thereafter, 4 bits NADCs, as well as a new architecture was implemented for 6 bits NADC by using two 3 bits NADCs. Lastly, two new architectures were implemented on FPGA (Field-Programmable Gate Array): 6 bits NADC as well as a 8 bits NADC by using two 4 bits NADCs. The design of the latter was modular by using the optimal circuit obtained in neuronal modeling. The various developed architectures were subjected to standardized temporal, statistical and spectral tests which made it possible to conclude on the performances from the new architectures suggested and carried out by showing the capacity to linearize and to convert into binary the output of a thermistor which is taken as example of a non-linear sensor.

كلمات الباحثين

ADC, Capteur, FPGA, Linéarisation, Linearization, NADC, sensor, VHDL (Very High speed Description Language), حساس خطية, حقل الشبكة المنطقية المبرمجة, رقمى لاخطى, محول مستمر / رقمى خطى, محول مستمر / رقمى لا خطى

إشراف وإعداد

الإشراف

مختار عطارى

الإعداد

Mounir Bouhedda

الاقتباسات الببليوغرافية