Fault Tolerance Techniques for Sequential Circuits: a Design Level Approach

الموضوعات

علوم تطبيقية وتكنولوجية

الملخص

With technology advancement (90 nm, 65 nm, 35 nm and even smaller), systems became more subjected to higher manufacturing defects and higher susceptibility to soft errors due to the exponential decrease in device feature size. Currently, soft errors induced by ion particles are no longer limited to specific field such as aerospace applications. This raises the challenge to come up with techniques to tackle transient or soft faults effects in both combinational and sequential circuits in general. This work is directed to analyze, model and design sequential circuits at the design level, namely finite state machine (FSM), to increase its tolerance to radiation induced transient faults. A technique based on adding redundant equivalent states to protect few states with high probability of occurrence is proposed. The added states guarantee that all single bit faults occurring in the state variables or in their combinational logic of highly occurring states are tolerated. The proposed technique has minimal area overhead because only few numbers of states are chosen for protection. In addition, state assignment is explored and found to have a minimal impact on soft error tolerance of sequential circuits. Hence, another technique is proposed to enhance reliability to a sequential circuit that has a specific state assignment optimizing a certain criteria such as area. Experimental results on ISCAS89 sequential benchmark circuits show that failure rate reduction of 62% up to 83% is achieved compared to the original circuits. The number of highly probable protected states is 9% up to 40% of the total number of states that yield 25% up to 90% state probability coverage. The area cost is found to be about 1.80 up to 4 times the original circuits area. Moreover, starting from a state assignment which optimizes a sequential circuit in terms of area, similar failure rate reduction is achieved and the resulting area overhead is kept minimal.

روابط وملفات

التعريف والنوع

رقم الوثيقة

f62472ae-bc60-4b38-bf7b-a9b12feb4b70

رقم العقد

0

نوع الوسائط

Crawler

نوع المحتوى

الرسائل العلمية

صيغة المصدر

رسائل ماجيستير

نوع الملف

pdf text

أسماء الملفات

946478_1.pdf

بيانات النشر

ترجمة العنوان

أساليب الوقاية من الأخطاء اللحظية: طريقة مستوي تصميمي

ألقاب المؤلفين

[{"name_ar":"Aiman H. El-Maleh","title_ar":"اشراف","title_en":"Supervision"},{"name_ar":"عايض بن سعد بن عايض القحطاني","title_ar":"اعداد","title_en":"Preparation"}]

اللغة

English

المصدر والدورية

اسم المصدر

Fault Tolerance Techniques for Sequential Circuits: a Design Level Approach

المحتوى والصفحات

عدد الصفحات

0

ترجمة الملخص

مع تقدم التقنية (90 نانومتر، و65 نانومتر، و35 نانومتر، وحتى أصغر من ذلك)، أصبحت الأنظمة أكثر تعرضاً لأخطاء التصنيع وأكثر قابلية للأخطاء الوقتية وذلك بسبب الصغر الشديد في أحجام الأجهزة. حالياً، لم تعد الأخطاء اللحظية المستحثة بواسطة الذرات الأيونية محدودةً بمجال معين مثل التطبيقات الفضائية. لذلك طرق الحماية من الأخطاء الوقتية أصبحت ذات أهمية كبرى، ليس في التطبيقات الفضائية فحسب، بل حتى في الدوائر التوافقية و الدوائر المتتابعة بشكل عام. هذا البحث موجه لتحليل و تمثيل و تصميم الدوائر المتتابعة في مستواها التصميمي، المسمى بجهاز الحالة المنتهية، وذلك لزيادة وقايتها من الأخطاء اللحظية ذات الطابع المستحث أيونياً. اقترحنا طريقة مبنية على إضافة حالات زائدة مساوية لبعض الحالات ذات احتمالية كبيرة للحدوث. الحالات المضافة تضمن تحمل جميع الأخطاء الأحادية التي تحدث في أحد متغيرات الحالات المُعالجة. الطريقة المقترحة ستكون ذات تأثير ضئيل على مساحة الدوائر الكهربائية بسبب اختيارنا لحماية عدد قليل من الحالات. بالإضافة لذلك، تعيين الرموز للحالات بُحثت ووجِد أنها ذات تأثير قليل على إمكانية تحمل الأخطاء الوقتية في الدوائر الكهربائية المتتابعة. وبالتالي، اقترحنا طريقة أخرى لتحسين اعتمادية الدوائر المتتابعة التي تحتوي على تعيينات حاليّة محددة التي تحسن معيار معين مثل المساحة. نتائج التجارب على الدوائر المتتابعة القياسية ISCAS89 تبين أنه تحقق تقليل في معدل الخطأ من نسبة 62% وحتى 83% بالمقارنة مع الدوائر الأصلية. كما أن عدد الحالات المحمية ذات الاحتمالية الكبيرة هو ما يعادل نسبته 9% وحتى 40% من المجموع الكلي للحالات المحصِلَة لما نسبته 25% وحتى 90% من تغطية احتمالية الحالات. كما أنه وجد أن تكلفة المساحة ما يقارب 1.8 وحتى أربعة أضعاف مساحة الدوائر الأصلية. علاوةً على ذلك، بالابتداء من تعيين حالات معين المحَسِّن لمساحة دائرة متعاقبة ما، تحقق تقليل في معدل الخطأ مساوي لما ذكر مع تأثير أقل على المساحة.

إشراف وإعداد

الإشراف

Aiman H. El-Maleh

الإعداد

عايض بن سعد بن عايض القحطاني

الاقتباسات الببليوغرافية