تخفيض الاستطاعة المستهلكة في دارات CMOS باستخدام النمذجة والمحاكاة

الموضوعات

علوم تطبيقية وتكنولوجية

روابط وملفات

التعريف والنوع

رقم الوثيقة

1010b0b2-69b5-480f-b21b-2b3091e0c9d3

رقم العقد

0

نوع الوسائط

Crawler

نوع المحتوى

الرسائل العلمية

صيغة المصدر

رسائل ماجيستير

نوع الملف

pdf text

أسماء الملفات

1963151_1.pdf

بيانات النشر

ترجمة العنوان

Reduction of Dynamic Power Dissipation CMOS by modling and Simulation

ألقاب المؤلفين

[{"name_ar":"أحلام محمود محمود","title_ar":"اعداد","title_en":"Preparation"},{"name_ar":"سوزي صالح","title_ar":"اشراف","title_en":"Supervision"},{"name_ar":"فائق عراج","title_ar":"اشراف","title_en":"Supervision"}]

اللغة

Arabic

المصدر والدورية

اسم المصدر

تخفيض الاستطاعة المستهلكة في دارات CMOS باستخدام النمذجة والمحاكاة

المحتوى والصفحات

عدد الصفحات

100

ترجمة الملخص

this research we studied the reduction of dynamic power dissipatin by two methods ,one we reduce dynamic power by reduction of power supply voltage that we studied the relation between power supply voltage and dynamic power that we studied the relation between reduction of power supply voltage and normalized delay time of inverter circuit and threshold voltage and power dissipation .the two we studied reduction of dynamic power dissipatin by switching activity minimization that we reduce 10% and we descreaze the number of inputs in the circuit that we providing for mor than 30% reduction in switching activity

إشراف وإعداد

الإشراف

سوزي صالح, فائق عراج

الإعداد

أحلام محمود محمود

الاقتباسات الببليوغرافية