Implémentation de l’Algorithme de Cryptage AES sur un circuit FPGA

الموضوعات

علوم تطبيقية وتكنولوجية

الملخص

Ce projet consiste à la conception et l’implémentation matérielle de l’algorithme dech iffrement et déchiffrement AES des données de 128 bits sur un circuit FPGA.L’architecture développée a été optimisée pour réduire au minimum la consommation des ressources matérielles avec une vitesse d’exécution plus rapide. Cette architecture a étésimu lée, synthétisée et mise en application dans une XtremeDSP Starter Kit équipé ducircuit Spartan-3A DSP 1800A Edition de XILINX.

روابط وملفات

التعريف والنوع

رقم الوثيقة

0e03f259-0559-47cb-b9ae-71afad8ea184

رقم العقد

0

نوع الوسائط

Crawler

نوع المحتوى

الرسائل العلمية

صيغة المصدر

ماستر (LMD)

نوع الملف

pdf text

أسماء الملفات

2263079_1.pdf

بيانات النشر

ألقاب المؤلفين

[{"name_ar":" KHIDER Ali ","title_ar":"اعداد","title_en":"Preparation"},{"name_ar":"OULD ZMIRLI Mohamed ","title_ar":"اشراف","title_en":"Supervision"},{"name_ar":"YAALA Mohamed","title_ar":"اعداد","title_en":"Preparation"}]

اللغة

French

المصدر والدورية

اسم المصدر

Implémentation de l’Algorithme de Cryptage AES sur un circuit FPGA

المحتوى والصفحات

عدد الصفحات

0

ترجمة الملخص

هذا المشروع يشتمل على تصميم وانشاء خوارزمية AESالخاصة بعمليات التشفير وفك التشفير للبيانات ذات 821بت على الرقاقة الإلكترونية FPGA. هذا التصميم تم تحسينه لاستهلاك أقل موارد الرقاقة مع أكبر سرعة معالجة ممكنة. هذا التصميم تمت محاكاته، تركيبه على البطاقة: Xtreme DSP Starter Kitذات الرقاقةSpartan-3A DSP Edition 1800Aلشركة XILINX. This project consists on the design and the implementation of the encryption and the decryption of AES algorithm with 128 bits of data in FPGA circuit.This architecture was optimized to reduce the consumption of the material resources with a faster speed of execution. This architecture is simulated, synthesized and implemented in a XtremeDSP Starter-Kit equipped with the circuit Spartan-3A DSP 1800A Edition of XILINX.

كلمات الباحثين

AES, chiffrement,cryptage,cryptanalyse,cryptographie,déchiffrement,décryptage, FPGA, Rijndael, Spartan-3ADSP, VHDL

إشراف وإعداد

الإشراف

OULD ZMIRLI Mohamed

الإعداد

KHIDER Ali , YAALA Mohamed

الاقتباسات الببليوغرافية