FPGA Implementation of BCH Error Correcting Code

الموضوعات

علوم تطبيقية وتكنولوجية

الملخص

Channel coding is an effective tool in designing reliable digital communication systems. The purpose of channel coding is to reduce the effect of channel noise by minimizing the number of errors that occur in the received digital sequence. Bose, Chaudhuri, and Hocquenghem (BCH) codes form a large class of powerful random error-correcting cyclic codes. BCH codes operate over algebraic structures called Galois fields, and there exist a multitude of decoding algorithms for these codes. BCH encoder and decoder have been designed and simulated using MATLAB, Xilinx-ISE 10.1 WebPACK, and implemented based on FPGA. Three different binary BCH codes are considered. The first is (7,4) BCH code, which corrects one-bit error, the second is (15,7) BCH code, which corrects two-bit errors, and the third is (15,5) BCH code, which corrects three-bit errors. BCH code has been encoded with two different methods, which are serial encoding and encoding based on the generator matrix of the code. Peterson algorithm and Berlekamp algorithm are two decoding algorithms considered for decoding of BCH code. The implementation of the system with Xilinx-ISE 10.1 is done by using both schematic capture and VHDL. Then the programming files are downloaded into FPGA. Two FPGA boards are used to implement the system, one FPGA is implemented as an encoder and the other as a decoder. The simulation and hardware results show that the hardware implementation of the system with FPGA has less computation time as compared with software process using MATLAB. The FPGA provides optimization to get optimal speed of execution and minimize the number of units of FPGA. The serial encoder is very efficient since it occupies less area than the encoder based on the generator matrix. Also, the results show that the decoding with Peterson algorithm for (15,5) BCH code is very effective as it works faster and requires less hardware than Berlekamp decoding. Berlekamp decoding is more efficient than Peterson decoding when the number of errors is large.

روابط وملفات

التعريف والنوع

رقم الوثيقة

05bea42a-0ebb-414a-a64e-4aa3fa3216e6

رقم العقد

0

نوع الوسائط

Crawler

نوع المحتوى

الرسائل العلمية

صيغة المصدر

رسائل ماجيستير

نوع الملف

pdf text

أسماء الملفات

1000030_1.pdf

بيانات النشر

ترجمة العنوان

بناء شفرة تصحيح الخطأ BCH باستخدام مصفوفة البوابات القابلة للبرمجة

ألقاب المؤلفين

[{"name_ar":"حيدر فاضل عبد السادة","title_ar":"اعداد","title_en":"Preparation"},{"name_ar":"سمير جاسم محمد","title_ar":"اشراف","title_en":"Supervision"}]

اللغة

English

المصدر والدورية

اسم المصدر

FPGA Implementation of BCH Error Correcting Code

المحتوى والصفحات

عدد الصفحات

0

ترجمة الملخص

إن تشفير القناة وسيلة فعالة في تصميم نظام اتصال رقمي موثوق. الغرض من تشفير القناة هو تقليل تأثير الضوضاء في القناة وذلك بتقليل عدد الأخطاء التي تحدث في السلسلة الرقمية المستلمة. إن شفرات BCH تشكل صنفًا كبيرًا من الشفرات الدورية القوية لتصحيح الأخطاء العشوائية. شفرات BCH تعمل وفق تراكيب جبرية تسمى مجالات Galois، ويوجد العديد من خوارزميات فك التشفير لهذه الشفرات. تم تصميم ومحاكاة المشفر ومفك التشفير لشفرة BCH باستخدام MATLAB و Xilinx-ISE 10.1 WebPACK، وقد تم بناؤهما بالاعتماد على مصفوفة البوابات القابلة للبرمجة (FPGA). كذلك تم اعتماد ثلاثة شفرات ثنائية مختلفة من BCH. الأولى هي شفرة BCH (7,4) والتي تقوم بتصحيح خطأ واحد، الثانية هي شفرة BCH (15,7) والتي تقوم بتصحيح خطأين، والثالثة هي شفرة BCH (15,5) وتقوم بتصحيح ثلاثة أخطاء. إن شفرة BCH شُفرت بطريقتين مختلفتين وهما: التشفير المتوالي، والتشفير المعتمد على مصفوفة المولد للشفرة. تم اعتماد خوارزمية Peterson وخوارزمية Berlekamp لفك التشفير لشفرة BCH. إن بناء النظام بـ Xilinx-ISE 10.1 WebPACK قد نفذ باستخدام كل من الالتقاط التخطيطي و VHDL. بعد ذلك، تم تحميل ملفات البرمجة إلى مصفوفة البوابات القابلة للبرمجة. تم استخدام لوحين من مصفوفة البوابات القابلة للبرمجة (FPGA) لبناء النظام، أحد اللوحين بني كمشفر والآخر كمفك تشفير. نتائج المحاكاة والنتائج العملية وضحت أن البناء العملي للنظام باستخدام مصفوفة البوابات القابلة للبرمجة يحتاج إلى زمن أقل لإكمال المعالجة مقارنة ببرامج المعالجة باستخدام MATLAB. توفر مصفوفة البوابات القابلة للبرمجة تحقيق الأمثلية للحصول على سرعة مثالية وتقليل عدد الوحدات في مصفوفة البوابات القابلة للبرمجة. إن المشفر المتوالي كفؤ جدًا حيث إنه يحتل مساحة أقل من المشفر الذي يعتمد على مصفوفة المولد. أيضًا، النتائج وضحت أن فك التشفير باستخدام خوارزمية Peterson لشفرة BCH (15,5) يكون فعالًا جدًا حيث إنه يعمل أسرع ويتطلب أجهزة أقل من فك التشفير باستخدام Berlekamp. إن فك التشفير باستخدام Berlekamp يكون أكثر كفاءة من فك التشفير باستخدام Peterson عندما يكون عدد الأخطاء كبيرًا.

كلمات الباحثين

Channel coding, BCH codes, FPGA implementation, Serial encoding, Generator matrix, Peterson algorithm, Berlekamp algorithm, Digital communication systems

إشراف وإعداد

الإشراف

سمير جاسم محمد

الإعداد

حيدر فاضل عبد السادة

الاقتباسات الببليوغرافية